石丰瑜:来自芯片验证的挑战不断提升

 中国电子报、电子信息产业网  作者:陈炳欣
发布时间:2016-01-07
放大缩小

    在近日召开的“中国集成电路设计业2015年会·高层访谈”上,Cadence全球副总裁石丰喻,针对芯片仿真验证中出现的新趋势,以及Cadence的应对策略发表了意见。

    针对芯片验证的变化趋势,石丰瑜指出,过去的芯片验证比较偏重功能性验证,比如输入一个信号,将会反馈得到一个什么样的结果?现在芯片验证的最大挑战已经不是来自功能性的挑战了。这种转变源于几个方面的因素:第一是芯片设计的复杂度大幅增加。集成电路的技术节点从55纳米、40纳米、28纳米,发展到16/14纳米,以至未来的10纳米、7纳米……。每个工艺节点的提升,都会使芯片的复杂度大幅增高。相应的,晶体管的设计与验证的挑战也随之提升。第二是设计公司需要验证的应用场景越来越复杂。在系统化设计的时代,许多原来由系统厂商考虑的问题,芯片厂商也要进行验证。比如处于低功耗状态的芯片,突然有大电流注入,芯片正常工作能力将受到极大挑战。如果不将这些极端情况全面验证出来,直到产品流片完成后才发现有问题,将会使公司遭受巨大损失。正是由于复杂度的提高,芯片设计公司在验证下投入的力量也越来越大。正是因为看到这样的发展趋势,Cadence近年来针对与验证相关的投资也逐渐增多。过去EDA公司在验证上面的投资并不高。回看历史,EDA公司在并购上的投资多是以实现性能为主,包括前端、后端、构架,甚至售后,基本上是为增加产品的效率。在验证方面大笔投资是近几年发生的事情,预计这些投资的效果将在未来几年里陆续显现,相信可以让芯片设计公司流片时,信心更高一些。

    另外一个趋势是,由于芯片验证的复杂度大幅提高,需要硬件仿真设备的运算速度也随之提高,以便提升工作效率。顺应这一趋势影响,Cadence近日发布了新一代的企业级硬件仿真加速平台 Palladium Z1。这是业内第一款数据中心级的硬件仿真加速器,仿真处理能力是上一代产品的 5 倍,最多能同时处理 2304 个并行作业,容量可扩展到 92 亿门,可以满足市场对硬件仿真加速技术不断发展的需求。

    并购是今年集成电路业的热点,在史无前例大并购推动下,集成电路业两极分化现象越来越严重,超级巨头规模更大了。对于这种两极分化现象的出现,石丰瑜认为,大型并购案件频发生的原因之一,是芯片厂商都希望尽可能把别人东西集成到自己的系统中来。这种现象的发生对于EDA厂商有什么样的影响?用户数量的减少有可能影响EDA工具的需求量。但是,EDA厂商也需要反思一个问题,即在这种一个市场大趋势面前如何突显出自己的价值。芯片设计已经变得越来越复杂了。到了16纳米时代以后,几乎推出的每一款产品都不允许出问题,这是与公司生死存亡紧密相关的事情。这个时候,EDA厂商的价值就体现出来了,它体现在附加价值的挖掘上,做好服务,帮助用户用好设计工具才是更大的价值所在。


来源:中国电子报、电子信息产业网            责任编辑:陈炳欣
分享到:
0